光刻机中的半导体领域一直是热门话题这个可以一次次突破技术极限的设备，就像一台时光机，连接着芯片的现在和未来自从ASML宣布将推出下一代光刻机后，人们的注意力从最新一代0.33 NA光刻系统转移到了下一代0.55NA光刻系统
不知道会不会有人和笔者一样，感叹时间就像被狗追一样，同时也期待着2025年的到来，因为根据目前的消息，售价4亿美元的下一代光刻机很可能会在2025年投入使用。
那么，为什么你需要高钠EUV光刻机下一代光刻机的进展如何又将面临哪些挑战
为什么是高钠。
众所周知，光刻机的主要作用是将芯片的电路图转移到硅片上，而光刻技术是决定芯片电路尺寸的关键因素。
在芯片制造中，电路越小越好，因为在同样的空间内封装的晶体管越多，芯片的速度和能效就越高28nm及以上时代，芯片制造的工艺应该相对简单只需要在掩模上印刷设计的芯片图案，并将掩模放置在光刻扫描仪中扫描仪只需要进行一次光刻曝光就可以制作电路图雕塑在晶圆上，这是最简单的单一图案化工艺
但当芯片制造工艺走到22nm的节点，伴随着晶体管从平面走向3D，掩膜版上的电路图变得密集，使得晶圆上出现雕塑电路图变得更加困难，大大增加了芯片制造工艺的难度和成本。
因此，芯片制造工艺从简单的单一构图工艺转变为多次构图工艺，芯片的电路图不再只印刷在一个掩膜版上，而是分成两个甚至更多个掩膜版，每个掩膜版单独印刷，最后在晶圆上成像出一整套原本绘制的图形。
为了在晶片上印刷电路图，芯片制造商使用各种工艺方案，如双图案化或自对准，可以在晶片上印刷越来越小的电路。
在EUV光刻机出现之前，技术人员使用193nm的光刻机，也就是俗称的DUV光刻机，通过将镜头放入水中，相移掩膜，多次曝光，一步步推进芯片技术节点。
方正证券曾指出，DUV光刻机理论上可以通过自对准双图案化技术和四图案化技术实现7nm节点工艺，但显然需要数量庞大的掩模，工艺也非常复杂，量产难度很大这时，EUV技术出现了
根据瑞利方程，光刻机所用光源的波长越短，越能描绘出线宽精细的半导体电路。因此，引入了EUV光刻技术，用13.5纳米的极短波长代替193纳米的DUV掩模对准器
对于芯片金属层M2中间距为36 nm ~ 38 nm的7 nm/6 nm节点和间距为30 nm ~ 32 nm的5nm节点，13 nm的分辨率足以让芯片制造工艺再次回到单一构图时代。
目前，最先进的5/4纳米芯片和预计今年量产的3纳米芯片使用的是ASML 0.33 NA光刻系统:NXE:3400C或NXE:3400D。
可是，HJL光刻公司的Harry Levinson曾经指出，当金属层M2的间距为28纳米或更小时，代工厂及其客户有以下选择mdash双图案EUV，三图案EUV或高钠现在有NXE:3400D节省3nm对于2纳米甚至1纳米的节点我们该怎么办
专家分别从技术和成本上否定了EUV的多重模式。
布鲁尔科学高级技术专家道格·格雷罗说:即使我们对EUV应用各种图案化技术，叠加也会非常困难哈利·莱文森也指出，从经济学的角度来看，认为二元模式是没有意义的
所以为了让摩尔定律继续，最优解是高NANA是光学系统的数值孔径，表示光的入射角使用更大NA的镜头可以打印更小的结构，比如0.55 NA可以达到8nm的分辨率
一方面，高NA EUV可以减少工厂的周期时间，因为单个高NA所需的总处理能力将小于0.33 NA EUV的多次通过的总处理时间。
另一方面也提高了芯片设计的灵活性一些设计元素只能在单个掩模中实现，高n a为这些元素提供了改进的成像窗口更重要的是，工艺步骤的减少还可以提高芯片的良率在这方面，高纳EUV是一个必然的选择
目前，进展如何。
现在ASML下一代EUV 0.55 NA光刻机的时间表已经公布，其进展如何。
据最新消息，ASML位于荷兰Veldhoven总部的高管告诉路透社，原型车预计将于2023年上半年完成也就是说，一年就可以完成原型
此外，ASML首席执行官Peter Wennink在4月份透露，第一个高NA系统的集成已经在Veldhoven的新洁净室中开始今年第一季度，我们收到了几个EXE:5200系统的订单，4月份，我们还收到了额外的EXE:5200订单目前，ASML已经收到了三家逻辑供应商和两家存储供应商的高NA订单
与此同时，ASML也在与比利时电子研究中心IMEC建立测试实验室，其中将建设高NA系统，连接到涂层和开发轨道，配备计量设备，并建立伴随高NA工具开发的基础设施mdashmdash包括变形成像，新掩模技术，计量学，抗蚀剂筛选和薄膜图案化材料的开发等，并计划最早于2025年使用量产车型，2026年实现量产
当然，光刻机是由全球近800家供应商的几个模块和几十万个零件组成的巨人单靠ASML的努力是远远不够的其他与光刻机相关的厂商也纷纷奔赴战场
镜头方面，蔡司和ASML在高NA光刻机上会采用变形镜头，在垂直入射面的方向会保持4倍，镜头缩小解决了晶圆上最大曝光场尺寸过小的问题，可以达到26 mm倍，高NA EUV掩模对准器的16.5 mm视场尺寸。
此外，具有高反射率的多层镜的窄入射角范围对透镜和掩模都有影响将目前这一代0.33 NA镜头的镜头设计理念延伸到0.55 NA，会导致镜面的入射角更大，这是有问题的
因此，蔡司采用了不同类型的高数值孔径设计，以减少反射镜上的最大入射角这种新设计的一个基本特征是中央屏蔽具有中央屏蔽的高性能透镜已经用于其他应用，例如天文学哈勃太空望远镜就是一个众所周知的例子
而日本测试设备制造商Lasertec正在为EUV掩膜空白开发一种新的光化学空白检测系统，对高NAEUV的灵敏度为1nm x 30nm美国总统Masashi Sunako曾经说过我们的目标是缺陷定位精度为10纳米
根据消息显示，Lasertec还推出了使用13.5nm光源的光化图案掩模检查系统，该系统可以定位EUV掩模的20nm缺陷当然，其APMI系统的高钠EUV口罩也在开发中根据消息显示，新的光学装置，探测器和系统设计已经完成，计划于2023/2024年投入使用
此外，KLA和NuFlare还在开发多束电子束掩模检查工具其中，NuFlare正在开发多波束探测系统，拥有100个波束，计划于2023年发射NuFlare的Tadayuki Sugimori指出，该系统的灵敏度为15nm，每个掩模检查周期的检查时间为6小时
未来，挑战依然重重。
尽管制造商正在努力工作，但制造高NA EUV仍然面临不小的挑战。
最近几天，4月份发表在日本《应用物理杂志》上的论文《高数值孔径EUV光刻:现状与未来展望》列举了高NA EUV面临的八大挑战，分别是:无法满足分辨率要求，随机现象和图案崩塌可能影响良率，能够支持光子散粒噪声和生产率要求的光源，满足0.55 NA小焦深的解决方案，用于在0.55 NA保持高对比度的偏振控制，计算光刻能力，掩模制造和计量基础设施，大芯片解决方案，高NA EUV光刻成本。
middot分辨率要求
长期以来，光刻胶一直限制着EUV光刻能力，而且伴随着工艺的发展，光刻胶越来越薄，这也使得线边缘粗糙度增大早在ArF光刻的时候，人们就已经意识到了LER的问题，但当时它对芯片制造的影响很小可是，伴随着工艺节点的缩小，LER开始影响线宽控制和器件性能
为了减少LER的影响，我们必须实现低LER。
另一方面，许多不同类型的EUV光致抗蚀剂有一个共同的特征，即模糊除了电子造成的图像模糊，在曝光后的烘烤过程中，由于光酸的扩散，化学放大抗蚀剂也会出现额外的模糊，也会在一定程度上影响良率
目前在10nm frac 12，沥青以下光刻胶的研发还在进行中，目前化学放大光刻胶存在的很多问题必须克服但目前还没有发现低LER，低水平随机性缺陷，无图案坍塌，必要分辨率的光刻胶，需要继续研发和改进
middot光源
无论是光刻胶还是其他特定的材料配方，都存在一个剂量，在该剂量以下，由光子散粒噪声引起的LER和缺陷太大而不能满足技术要求，因此需要具有足够高输出功率的光源，以避免降低产量和生产率。
ASML EUV曝光设备的产量是源功率除以曝光剂量的函数箭头指示具有500 W源和80 mJ cm —2曝光剂量的工具的点
利用ASML桑迪戈激光器产生的等离子体光源，实现了400—500 W的输出通过将红外激光高效率地转换成波段内的EUV光，改善了脉冲间的重复性，提高了LPP光源的输出此外，自由电子激光器被认为是LPP光源的替代品目前，ASML仍在努力实现更高的光输出
middot满足0.55 NA小焦深的解决方案
焦深一直是光学投影光刻的挑战NA为0.55时，自由度明显降低，约为0.33 NA时的1/3因此，有必要改进聚焦控制以实现高数值孔径EUV光刻
在这方面，为了获得良好的成像，减薄光刻胶是非常重要的，但是当光刻胶膜变得非常薄时，就会出现成分偏析等现象，从而降低图案化。
此外，聚焦控制不仅仅是光刻技术中的问题，对晶片的平坦度提出了更高的要求，这也对薄膜沉积，尤其是化学机械抛光提出了严格的要求。
middot在0.55 NA保持高对比度的偏振控制
在高NA下，图像对比度取决于照明的偏振如下图所示，在S偏振光的大NA下可以保持两个干涉平面波的图像对比度，但伴随着NA的增大，P偏振光和非偏振光的对比度变小为此，浸没掩模对准器的照明系统提供偏振控制，并且计划由最初用在高NA曝光工具上的激光器产生的等离子体光源将产生非偏振光
当使用0.55 NA的非偏振光时，图像的对比度会明显下降另一方面，自由电子激光的发射是偏振的，这为考虑将自由电子激光作为高NA EUV曝光系统的光源提供了额外的功率
给定数值孔径支持的两个干涉平面波在最大入射角时的图像比较。
对于S偏振，偏振矢量垂直于入射平面，而对于P偏振，偏振矢量位于入射平面内。
middot计算光刻能力
在计算精度中需要考虑许多物理现象，而与高na相关联的小焦深增加了对计算解决方案的需求目前，反向光刻技术已经被证明能够构造掩模布局以最大化工艺窗口，并且通过应用ILT产生的最优掩模布局通常是弯曲的，这使得掩模制造更加困难
多光束掩模写入器解决了这一问题，它不仅使生产具有曲线图案的高质量掩模成为可能，而且开始标准化掩模上曲线特征的数据格式虽然ILT和曲线特征并不是高NA EUV独有的，但这些功能在高NA EUV上也逐渐成熟，因此有望成为高NA技术的重要组成部分
middot掩模制造和计量基础设施
掩模是芯片制造的重要组成部分伴随着电路图变得越来越小，与理想掩模的偏差变得越来越大，从而影响最终晶片的图案因此，有必要解决掩模问题，包括降低掩模的3D效果，提高掩模的寿命等
最重要的是，将新的光掩模引入高NA EUV光学系统也给掩模工业带来了额外的复杂性。
目前，钽基吸收剂通常约为60—70nm厚，其设计目的是吸收足够的光与13.5nm的波长相比，厚度更大，因此以特定的入射角照射掩模会使空间像失真，最终转移到光刻胶中的光图案，降低其图像对比度
这些所谓的掩模3D效果伴伴随着更多的与特征相关的变化和晶片上的最佳聚焦，这对高NA EUV光刻技术提出了额外的挑战，其DOF已经减小。
当然，伴随着口罩越来越复杂，对设备的要求也越来越高。
middot大型芯片解决方案
目前大芯片很热，但是因为体积大，无法适应高NA曝光工具的frac12字段为了继续生产大小相近的芯片，需要拼接换句话说，一些芯片使用一个掩模进行图案转移，而其余的通过第二个掩模进行图案转移
拼接不是新的光刻技术，但是需要非常精确地实现此外，由于EUV吸收体不能完全有效地抑制反射光，掩模曝光区域周围的多层反射体往往通过蚀刻去除，而蚀刻黑框会导致局部应力降低，从而影响掩模特性
middot高数值孔径EUV光刻的成本
成本一直是掩模对准器关心的问题光刻机涨价不是一天两天了显然，高NA EUV掩模对准器只会更加昂贵，其成本预计超过3亿美元在前几代光刻机中，价格的指数级增长被产能的增长所抵消，可见光刻机的产能尤为重要
因此，如何提高光刻机的产能成为关键从这方面来说，增加光源的功率是解决办法之一一方面，ASML圣地亚哥已经为LPP源实现了400—500 W的源功率，并计划实现更高的功率
另一方面，除了提供偏振光，自由电子激光器预期具有高功率，这是考虑自由电子激光器作为EUV掩模对准器光源的另一个原因。
可是，当光源高于800 W时，高NA EUV光刻机的生产能力将接近机械极限，然后将面临新的挑战。
写在最后
总的来说，光刻机走向高NA已经成为延续生命摩尔定律的唯一出路，在最近举行的SPIE高级光刻和图案化会议上，甚至开始讨论如何转向0.7纳EUV可是，显然，摆在我们面前的仍然是一个巨大的挑战
